ZFs I/O-Interface-Chip für Fahrzeughochleistungsrechner (HPC) integriert alle erforderlichen Automotive Sensor Schnittstellen-IPs mit System-on-Chip (SoC) Sensor-Vorverarbeitung, einschließlich 4K Kamera-ISPs mit extrem geringer Latenz und integrierter Radar Signalvor- und -nachverarbeitung. Diese Funktionen werden vom fortschrittlichen Mikrocontroller XMotiv™ M3 von SiliconAuto gesteuert und überwacht, der für schnelles Booten, Bereitstellung von Basisdiensten, Stromsequenzierung, Taktsteuerung und Reset-Überwachung zuständig ist. Bild: ZF
Die Live-Demonstration basiert auf einem neuartigen I/O-Interface-Chip-Design von ZF in Kombination mit dem neuen Mikrocontroller XMotiv™ M3 von SiliconAuto als System-Controller. Die neue Chiparchitektur stellt eine Alternative zu den aktuellen monolithischen System-on-Chips (SoCs) von etablierten Anbietern dar und bietet einen skalierbaren, kosteneffizienten und leistungsstarken Ansatz für die nächste Generation des automatisierten Fahrens.
Zusammen mit SiliconAuto hat ZF eine leistungsstarke Systemlösung für Fahrerassistenzsysteme (ADAS) und automatisiertes Fahren (AD) vorgestellt. Die Lösung basiert auf einem neuen I/O-Interface-Chip, der alle erforderlichen Automobil-Sensorschnittstellen sowie dedizierte Spezialfunktionen zur Vorverarbeitung von Sensordaten wie kamerabasierte Bildsignalverarbeitung (ISP) mit geringer Latenz und integrierte Radarsignalverarbeitung umfasst. Der I/O-Interface-Chip ist eng mit dem Mikrocontroller XMotiv™ M3 von SiliconAuto gekoppelt, der als System-Controller agiert. Die Lösung ist flexibel und mit jedem Hochleistungs-Chip (SoC) kombinierbar, den der Fahrzeughersteller vorgibt. Dies wird durch standardisierte parallele Hochgeschwindigkeitsschnittstellen wie PCIe oder Ethernet ermöglicht.
Die Lösung bietet eine hohe Skalierbarkeit für Hochleistungsrechner im Automobilbereich, vom Einstiegssegment bis hin zu Premiumfahrzeugen. Außerdem reduziert sie den Stromverbrauch, indem sie die Menge an Datenübertragungen auf die DDR-Speicher (Double Data Rate) beschränkt und die Taktraten senkt. Der I/O-Interface-Chip bietet die Flexibilität, jede Generation der neuesten energiesparenden KI-Inferenzeinheiten zu unterstützen.
Der Chip wird in einem kostengünstigeren Technologieknoten hergestellt und entlastet den Hochleistungs-SoC des Fahrzeugherstellers um die rechenintensiven Sensor-Datenerfassungsaufgaben und die Vorverarbeitung der Sensordaten, um teure CPU-Leistung (Central Processing Unit) auf dem Hochleistungs-SoC einzusparen. So können sich die hochperformanten Rechenkerne des Kunden-SoCs voll und ganz auf die Wahrnehmungs- und Fahrfunktionen konzentrieren………………… Lesen Sie hier weiter.