nächster Artikel | vorheriger Artikel
16bit/105MSa/s-ADC mit seriellem Ausgang spart FPGA-I/O-Anschlüsse ein
Serielle Datenkommunikation vereinfacht das Layout, erfordert weniger Leiterplattenfläche
für Übertragungsleitungen und ermöglicht es, die Leitungen über analoge und digitale
Grenzen hinweg zu routen. In Anwendungen, die gegenüber Schaltrauschen empfindlich sind,
bewirkt die serielle Schnittstelle eine effektive Abschottung zwischen digitalen und analogen
Funktionsblöcken; außerdem reduziert sie die Kopplung zwischen digitalen Ausgängen und
vermindert dadurch digitale Rückkopplungseffekte.
Die Ausgangsdaten des LTC2274 werden gemäß der JEDEC Serial Interface Specification
für Datenkonverter (JESD204) serialisiert und 8b10b-codiert; der Chip ist mit zahlreichen
FPGA-Hochgeschwindigkeitsschnittstellen kompatibel, u. a. mit Xilinx' Rocket IO,
Alteras Stratix II GX I/O und Lattices ECP2M I/O. Mit einer Übertragungsrate von 2,1Gbit/s
bietet der LTC2274 unter allen ADCs am Markt die schnellste serielle Schnittstelle. Anwendungen wie Kommunikationsprodukte neuester Technologie, Mehrkanalsysteme, platzbeschränkte Designs und Messgeräte profitieren von der einzigartigen Schnittstelle und den
herausragenden Leistungsmerkmalen des LTC2274.
Der LTC2274 bietet diverse einzigartige Leistungsmerkmale, die sich positiv auf das
Systemdesign auswirken, so z. B. eine interne, transparente Dithering-Schaltung, die den SFDR
des A/D-Wandlers für schwache Eingangssignale auf deutlich mehr als 100dBc vergrößert. Zur
Vermeidung von Störungen aus den seriellen Digitalausgängen ist ein optionaler Datenscrambler
verfügbar, der dem seriellen Signal ein Zufallsspektrum verleiht. Außerdem sind serielle Testbitmuster vorgesehen, die das Testen der seriellen Schnittstelle erleichtern. Der LTC2274 kann mit einer Abtastrate bis zu 105MSa/s betrieben werden. Die interne PLL-Schaltung kann für einen von drei alternativen Abtastratenbereichen konfiguriert werden. Ein integrierter Takt-Tastverhältnisstabilisator erleichtert die Realisierung von Tastverhältnissen ungleich 50%. Der Chip besitzt separate Shutdown-Anschlüsse für die analogen und die digitalen Funktionsblöcke, das spart Strom.
Der LTC2274 bietet die für Produkte von Linear typischen Performance-Vorteile wie
z. B. einen hervorragenden Signal/Rauschabstand (SNR) von 77,5dB und einen verzerrungsfreien Dynamikbereich (SFDR) von 100dB im Basisband. Der ultra-geringe Jitter von nur 80fseff ermöglicht Unterabtastung bei Eingangsfrequenzen bis zu 500MHz mit hervorragendem Rauschabstand. Der LTC2274 benötigt eine Betriebsspannung von 3,3V und hat eine Leistungsaufnahme von 1,3W.
Dank des seriellen Ausgangs findet der LTC2274 in einem nur 6mm x 6mm großen
QFN-40-Gehäuse Platz; das ist weniger als die halbe Größe vergleichbarer 16-bit-ADCs mit
parallelen Ausgängen. Der 105MSa/s-ADC LTC2274 soll noch im Sommer dieses Jahres durch
anschlusskompatible 80MSa/s- und 65MSa/s-Versionen ergänzt werden. Der LTC2274 ist ab
Juli in Produktionsstückzahlen lieferbar, und zwar in Ausführungen für den kommerziellen und
den industriellen Temperaturbereich. Der Chip kostet $68,00 pro Stück bei Abnahme von 1.000
Stück und ist damit preisgünstig. Demo-Boards und Muster können online unter
www.linear.com/2274 bestellt werden.
Die folgende Tabelle gibt einen Überblick über die gesamte 16-bit-Hochgeschwindigkeits-
ADC-Familie von Linear. Alle Typen sind auch in einem bleifreien, RoHS-konformen
Gehäuse lieferbar. Weitere Informationen finden Sie unter
nächster Artikel | vorheriger Artikel
|
Übernehmen Sie einfach den untenstehenden permanten Link zur Pressemeldung und bauen ihn in Ihre Webseite ein: |
